您现在的位置是：主页 > 单片机 > 接口电路图 >

MAX19692内部时钟接口框电路-接口电路图

发布时间：2022-11-01 05:57:13所属栏目：接口电路图 已帮助人编辑作者：电路图知识网

MAX19692的时钟(CLKP，CLKN)和数据时钟(DATACLKP，DATACLKN)接口的简化框图。初始时钟由一个两位计数器四分频后用于锁存数字DAC输入。该计数器可能在四个状态中的任意一个启动(图3)。如果使用两个多路复用DAC，这两个DAC可能会在不同的状态启动。这可能导致DAC1的锁存与DAC2的锁存之间存在-1、0、1或2个时钟周期的延迟。

MAX19692的数据时钟输出再由数据输入锁存时钟进行2分频或4分频。然后数据在双倍数据率(DDR)模式下在时钟的两个跳变沿进行锁存，或者在四倍数据率(QDR)模式下在时钟的每90°相位处进行锁存。如果多个DAC的数据时钟延迟相匹配，或数据时钟相互之间反相，那么锁存时钟相匹配。

Tags：

上一篇：由MAX7219串行接口8位LED显示驱动集成电路与68HC05单片机构成-接口电路图

下一篇：以太网物理层芯片时钟同步PLL的设计方案-接口电路图

相关文章

猜你喜欢

本人名片

姓名：曾工

职业：企业网络IT外包维护

现居：深圳罗湖宝能大厦附近

电话：15768114603

接口电路图相关资讯